OpenLANEと半導体設計入門
質問、修正案、その他連絡は@Cra2yPierr0tマデ
Github : https://github.com/The-OpenROAD-Project/OpenLane
ドキュメント : https://openlane.readthedocs.io/en/latest/
OpenLANEについて
OpenLANEとはOSSなRTL-to-GDSIIコンパイラであり、20個くらいのOSSを組み合わせて作られている。PDKとRTLとコンフィグを揃えて実行するとGDSIIが生えてくる。本記事ではOpenLANEの使い方及び各フローの説明を行いながら、現代の半導体設計を学んでいく。
OpenLANEの全体的なフローは次のようになっている。1
- Synthesis
- Floorplan and PDN
- Placement
- CTS
TritonCTS
- クロック供給ネットワーク(クロックツリー)の合成
- Routing
FastRoute
- グローバル配線CU-GR
- グローバル配線(プランB)TritonRoute
- ローカル配線SPEF_Extractor
- 寄生フォーマット”SPEF”の摘出
- GDSII Generation
- Checks
出典:https://openlane.readthedocs.io/en/latest/#openlane-architecture
以上を見たところで半導体設計もOpenLANEも完全に理解出来る訳が無いので、これから各項目について説明していく。楽しみましょう。
1. Synthesis
勉強中
2. Floorplan and PDN
勉強中
3. Placement
勉強中
4. CTS
勉強中
5. Routing
勉強中
6. GDSII Generation
勉強中
7. Checks
勉強中
-
https://openlane.readthedocs.io/en/latest/#openlane-design-stages ↩